

# トレンドを探る

## 競争力のあるプリント配線板を実現した JTAG テストの実践的活用事例

サクサテクノ(株) / 鈴木 健登

アンドールシステムサポート(株) / 栗原 朋之

### 1. はじめに

JTAG バウンダリスキャンテスト(以下、JTAG テスト)と聞くと、どれくらいの方が基板テストをイメージできるであろうか? 多くの方は、FPGA のダウンロードケーブルや JTAG 方式のデバッグのことをすぐに思い浮かべるであろう。本来の目的は、デジタル IC を搭載したプリント配線板(PCB)における実装検査の効率化と高品質化の実現にある。JTAG は、これを実現するためのインタフェースで、IEEE 国際標準規格として定められている。本来の用途以外にも、利用価値の高い摩訶不思議なポートだ。最近、この JTAG テストが再び注目されている。

本稿では、BGA が搭載された高密度実装基板に JTAG テストを導入し十分な成果をあげた山形県のサクサテクノ(株)のプリント配線板製造の取り組みを通して、その理由を明らかにしたい。

### 2. BGA デバイスを搭載したプリント配線板における品質上の問題点


電子機器を製造する上で高品質なプリント配線板の実現は、大きな課題である。多くの場合は、その製造方法に注目があつまる。しかし、高密度化が進むプリント配線板において、その品質を保証する検査技術がさらに重要な位置を占める。

現在、プリント配線板の主要デバイスは、BGA (Ball Grid Array) や CSP (Chip Size Package) といったパッケージが多く採用される傾向にある。BGA は、入出力ピンがデバイスの裏面に隠れる配置構成をしている。これまで実装基板における検査の主流は、インサーキットテスト (ICT) 及びファンクションテスト (FCT) であった。しかし、ここにきてテストプローブが接触で

きないという検査上の大きな問題を抱えることになった。実は 10 年前にも、このような時期があり『高密度実装のテストクライシス』と呼ばれていた。その頃は、大手企業中心のコンシューマ製品や社会インフラ系設備装置が中心であった。現在は、ある意味で第 2 次のテストクライシスの波が押し寄せてきている印象がある。

たとえば、これまで 0.8mm ファインピッチの BGA を中心に実装していたが、デバイスのコストダウンのため、0.5mm ファインピッチを採用したところ実装不良が急激に多くなり製造現場の混乱を招くことになった。また別の事例では、半導体ベンダから QFP (Quad Flat Package) パッケージの供給打ち切りを通告され、BGA パッケージを急ぎよ使わざるを得なくなり、その対応に苦慮している声が、多方面から聞こえてくる。現在は、プログラマブルデバイス (FPGA や CPLD) がさかんに使われている。BGA パッケージが、これらデバイスにも多く採用されている。しかも、今回のテストクライシスにおける主役の多くは、大手企業ではなく中小企業だ。

JTAG テストは、最近 BGA を使うことになったが、その品質に不安をもっているこれら企業にとって大きな朗報と



FPGA と CPU で構成され、ともに BGA の場合が多い。また、CPU にはメモリデバイスが接続されている。最近では、DDR の搭載が多くなってきている。プリント配線板は 6 層が中心。FPGA と CPU は、JTAG 対応デバイスの場合が多く費用対効果に十分期待がもてる

図1 第2次テストクライシスにおけるプリント配線板のイメージ

なる。第2次テストクライシスでは、CPUとFPGAが搭載されているプリント配線板がもっとも多い(図1)。どれもBGAのパッケージが採用されている。また、CPU側には、メモリデバイスが接続されており、これにもBGAが採用される傾向が高い。プリント配線板上の全ネットに対するBGA部分の配線が占める割合も高くなっている。この

ため、JTAGテストで期待できる検査カバレッジは、80%近くになる。その費用対効果も十分期待できる。


### 3.最近、JTAGバウンダリスキャンテストが注目されている理由

第2次テストクライシスで対象とされているプリント配線板(図1)にJTAGテストを実施すると、写真1の通り、実にシンプルな機器構成になる。JTAGテストは、4本(もしくは5本)の信号線で被検査基板全体を検査することができる。ICTやFCTのようにテストプローブを多数用意する必要はない。この基板には、多ピンのコネクタ類がいくつか実装されている。JTAG Technologies社では、デジタルI/Oスキャン(DIOS)モジュールという製品を用意している。これを写真1のように接続するとコネクタ類も検査対象に含めることができる。

図1のCPUやFPGAは、その多くがJTAG対応デバイスである。図2を参照して欲しい。JTAG対応デバイスは、BGAの各ピンとコアロジック(デバイスの内部回路)間に、バウンダリスキャンと呼ばれる1ビットのレジスタが配置されている。これらは、デバイス内部でシフトレジスタを構成しており、TAPコントローラで制御される。CPUやFPGAの入出力ピンが、BGAパッケージであってもバウンダリスキャンセルを読み出すことで、任意のピンの状態を観測することができる。このような仕組みでJTAGテ


ストが行われる。メモリは、JTAG対応デバイスではないが、図2のようにJTAG対応デバイスと結線されている場合は、メモリ側のアドレスバスとデータバス及び制御線をバウンダリスキャンセルで操作が行える。このため、メモリに対するリード/ライト動作が実現でき、配線テストが可能となる。現在、DDR3までの動作確認が取れている。

特筆すべきは、バウンダリスキャンセルによるI/O操作がデバイスのコアロジックを切り離れた状態で実行される点だ。複雑な動きをするCPUやFPGAを単なるI/Oポートとして扱える意味は大きい。JTAGテストツール側と接続するためには、テスト用ポートを被検査基板側に設ける必要が



JTAGテストは、シンプルな検査配線に特徴がある。コネクタ類は、DIOSモジュールを活用すれば容易に検査対象へ加えることができる

写真1 JTAGテストツールの機器接続



JTAGテストは、ツール側で作成したテストパターンをもとに基板上的の配線テストを行う。図中の真理表を送信側バウンダリスキャンセル(Tx)にテストパターンとして与え、受信側のバウンダリスキャンセル(Rx)の状態を観測することで、オープン故障やショート故障の判定を行う

図2 JTAGテストツールの仕組み

ある。これをテストアクセスポート(TAP)と呼ぶ。JTAG 対応デバイスの入出力ピンの状態は、このTAPを経由して JTAG テストツール側にシフトアウトされる。

JTAGテストアプリケーション開発は、JTAG Technologies 社の統合開発環境である JTAG ProVisionを使う。開発作業は、ツールからのガイダンスに従い対話形式を進めていく。FCTのプログラミング開発とは、だいぶイメージが異なる。まず、被検査基板のネットリストとその回路を構成する JTAG 対応デバイスの定義ファイル(BSDL)を用意する。これらをツール側に入力すると部品リストが抽出される。JTAG ProVision では、すでに 11 万種を越える部品モデルを用意している。現在、さらに拡充が進められている。次に、これら部品モデルと抽出された部品ごとの対応リスト(マップファイル)を作成する。もし、対応する部品モデルが見つからない場合は、ユーザー側で任意に作成することも可能だ。JTAG ProVisionは、このマップファイルをもとにテストアプリケーションを自動生成する。

FCTの場合は、プログラマの力量がテストアプリケーションの品質に大きな影響を与えてしまう。JTAG ProVision では、テストアプリケーションは、ツール側で自動生成されるため、だれが作成しても同等の品質を維持することができる。部品モデルをベースとしたライブラリー指向のため再利用性も著しく高い。JTAGテストに関して、より詳しい情報が必要な場合は、アンドールシステムサポートのWEBサイト<sup>1)</sup>を参照して欲しい。各種技術レポートが入手できる。

## 4. JTAGテストの導入で高品質なプリント配線板を実現した企業紹介

サクサテクノ(株)(以下、サクサテクノ)は、山形新幹線の停車駅であるJR米沢駅から車で5分という好立地な工業団地内にある。ビジネスホンを中心とした通信機器の大手であるサクサ(株)の製品製造を担っている。まず、正門を入るとその広大な敷地に驚かされる。高品質なものづくりが、実によく環境のもとで営まれている(写真2)。

現在、サクサテクノは、ビジネスホン及びそのセンタユニットやICカードリーダ関連製品を中心とした製造を行っている。しかし、今後はこれまで培ってきた基板実装、無線、メカトロの製造技術をもとに開発から部品調達を含めたトータルな生産プロセスを顧客へ提供する受託型ビジネスにも力を入れていく方針だ。たとえば、少量生産品であっても、サクサグループの強力な調達網を活用して電子部品や

メカ部品を低コストに入手することができるという。


工場の中に入ると、市民体育館のように広い。2階には、見学者用の通路も確保されている。1階の製造エリアには、2010年に導入した最新鋭マウンタを含むSMTマシンの5ラインが、工場を中心部に配置されている。チップサイズが0603の0.4ピッチ対応のBGAやCSPを実装できる能力をもつ(写真3)。近くにいた作業員も実に手際がよく、全社的にリードタイムへの十分な配慮が伺える。実装基板のチェッカ類の開発も内製化しているため、製造時の緊急事態に対しても迅速な対応ができる。さらに、社内でテクノトレースシステム(T.T.S)と呼ばれる製品トレーサビリティが確立されており、不良製品の流出防止にも努めている。このシステムは、部品と基板及び製品に対して、シリアル番号付けをして、これをバーコードで読み取り搭載部品の履歴管理や生産工程ライン上の通過履歴管理を行う。いつでもどこからでも、対象製品のトレーサビリティが保証されている。

JTAGテストの導入後は、たとえ高密度な実装基板を全て丸投げされても、十分な品質確保ができるそうだ。もし、このような製造委託先を探しているようであれば、一度問い合わせをしてみるとよい。

## 5. 実践的な JTAG テストの活用事例

### 1. JTAGテストを活用した背景

JTAGテストの導入は2010年12月であった。それ以前はBGAを使った案件は、それほどなく実装上も特に問題は発生していなかった。しかし、今後BGAを多数搭載したプリント配線板に対しても、十分な品質を保証することが求められることから、JTAGテストには注目していた。JTAGテストの有効性を社内で調査を開始してから、ある製品でOS起動時またはアプリケーションの実行途中で、プログラムが停止してしまうという報告があった。初期ロッ



事業内容は、通信機器・情報機器の製造及び保守修理、プリント基板の組立、各種試験検査機の設計・製造である

写真2 サクサテクノ(株)の社屋



トで、10%以上の不良が発生した。すぐに不具合解析に取りかかったが、主要搭載部品がBGAのため調査は難航した。結局、この作業に一週間程費やすこととなり、Flashメモリからプログラムが正常に読み出せないことが判明した。

製造を再開するにあたり、FlashメモリのBGA接合部を保証するために、アドレスバス、データバスをシフトする通常のメモリチェックに加えて、全領域(1024Mビット)を読み込みMD5演算によるベリファイチェックも追加した。この検査時間は、240秒にもなった。このため、製品全体の試験時間が増大することになり問題となった。確実に、FlashメモリのBGA部分の実装保証ができ、不良原因の特定が短時間で行える方法として、以前から注目していたJTAGテストを実施してみることにした。

## 2. JTAGテストツールの選定

JTAGテストツールは、国際標準規格に基づく検査技術のため一社で独占ができない。ユーザー側には、ツールの選択権が与えられることになるが、導入時における選定の煩わしさも伴う。サクサテクノでは、複数のJTAGツールベンダーに問い合わせをしたが、十分納得できる情報提供をすることは思ったより少なかったという。この中でJTAG Technologies社日本総代理店であるアンドールシステムサポートは問い合わせに対して迅速に対応し、技術サポートの面も満足いくものであった。さらに現在抱えている問題への具体的なソリューション提案もあり、ここに決定することにした。これから、JTAGテストツールの選定を考えている方々は、ツール導入に失敗しないためにも本稿をぜひ参考にしたい。

## 3. 被検査基板の構成

今回対象とするプリント配線板は、写真4の通りBGA



開発から部品調達を含め、一貫した生産工程で高品質な製品を数多く作り出している。部材入荷から最短48時間以内の出荷も可能なラインを常設している


写真3 最新鋭の実装設備が稼働する工場内の様子

が6個搭載されており、160×50mmサイズの10層基板である。その内訳は、CPU、CPLD、SDRAMが2個及びFlashメモリが2個となる。なお、FlashメモリはNOR型を使用している。このうちCPUとCPLDが、JTAG対応デバイスになる。このように比較的小さな面積にBGAが6個も搭載しているため、プリント配線板上に出入りする配線数は予想以上に多く、実装面での難しさが想像できる。

本製品には、Windows系OSが搭載されている。製品の起動シーケンスは、まずFlashメモリ内のブートプログラムが実行される。次に外部用SDカード内に指定プログラムがあれば、OSよりもこちらが優先される。今回作成したFlashメモリのベリファイ用プログラムは、ここからの起動となる。もし指定プログラムが存在しなければ、Flashメモリ内のOSが起動し、その上で動作するプログラムが次々と実行されていく。今回の不具合は、この一連のOSブート時に発生したものと思われる。

## 4. JTAGテストアプリケーションの内容

JTAGテストで使用するテストアプリケーションは、部品単位の構築を原則としている。このため、部品番号を考慮して説明を行う。もう一度、今回の被検査基板を見て欲しい(写真4)。JTAG対応デバイスは、U1のCPUとU6のCPLDの2つデバイスで共にBGAとなっている。これらのデバイスは、JTAGテスト用供給電圧が、それぞれ3.3Vと1.8Vと異なっているためJTAGテストを行うためのアクセスポート(TAP)を個別に接続した。それ以外は、JTAG非対応デバイスとなる。これらをクラスタと呼ぶ。クラスタの中には、SDRAMメモリ(U4及びU5)とNOR型フラッシュメモリ(U2及びU3)のBGAも含まれる。



主要部品CPU(169ピン)、CPLD(144ピン)、SDRAM(90ピン)及びFlashメモリ(64ピン)のBGAが採用されている

写真4 JTAGテストを実施したハンディターミナル基板

今回の基板は、BGA が多数搭載されている高密度実装のため、十分なテストピンを立てることが困難な状況だ。このため ICT を行わず、FCT のみで機能保証を行う検査方針を立てた。しかし、今回のような動作不良が発生した場合には、原因の特定が困難な状況に陥ってしまうことも判明した。そこで、主要搭載部品の BGA まわりに検査範囲を絞り込んで BGA の接合状況確認とメモリチェックを次の通り JTAG テストで行うことを考えた。

- CPU (U1) - CPLD (U6) 間
- SDRAM メモリ (U4 及び U5)
- NOR 型フラッシュメモリ (U2 及び U3)

テストアプリケーションは、JTAG ProVision を使って、以下の通り作成を試みた。各アプリケーションの説明末尾に、その実行時間を記載したので、参考にして欲しい。

### ① インフラストラクチャー・テスト

JTAG 対応デバイス U1 及び U6 間の JTAG テスト用 TAP 信号の配線を検査する (2 秒)

### ② インタコネクト・テスト

JTAG 対応デバイス間 (U1 と U6) の配線検査を行う (3 秒)

### ③ メモリクラスター・テスト

SDRAM メモリ U4 及び U5 に結線されている JTAG 対応デバイス进行操作することによりメモリ間の配線を検査する (6 秒)

### ④ クラスタ・テスト

JTAG 対応デバイスで制御可能なクラスタに対する機能検査を行う。たとえば、スイッチ入力や LED 点灯確認とパワーネージメント IC からの ACK 応答及び USB 電源の ON/OFF 確認を行っている (14 秒)

### ⑤ Flash テスト

書き込み済みの Flash メモリが実装されているためイレースができず、今回はリード ID の読み出し検査のみを行う (6 秒)

### ⑥ Flash メモリのリード・テスト

FCT 検査により Flash メモリ上の実装不良が疑われているため、今回の被検査基板向けに独自のテストアプリケーションを作成した。まず、アドレスを 1 ビットずつシフトさせて、ベリファイチェックを行う。次に、品質を保証する上で必要となる特定番地へのベリファイチェックを続けて

Nr.	Type	Operation	Property	Item	Show	Status
1	Interconnect Test	Test Infrastructure		Application_Inter	Status	Passed
2	Interconnect Test	Execute Test		Application_Inter	Status	Passed
3	Memory Test	Execute Test		Application_sdram_U4	Status	Passed
4	Memory Test	Execute Test		Application_sdram_U5	Status	Passed
5	Logic Test	Execute Test		Application_logic_U19	Status	Passed
6	Logic Test	Execute Test		Application_logic_I2C_U32	Status	Passed
7	Generic Cluster Test	Execute Test		Application_clust_SW1_SW2_OFF	Status	Passed
8	Flash Test	Verify Device and Manufacturers ID Code		Application_FlashTest_U2	Status	Passed
9	Flash Test	Verify Device and Manufacturers ID Code		Application_FlashTest_U3	Status	Passed
10	Generic Cluster Test	Execute Test		Application_clust_Flash_U2_Async	Status	Passed
11	Generic Cluster Test	Execute Test		Application_clust_Flash_U2_Sync	Status	Passed
12	Generic Cluster Test	Execute Test		Application_clust_Flash_U3_Async	Status	Failed
13	Generic Cluster Test	Execute Test		Application_clust_Flash_U3_Sync	Status	Failed

FROM (U3) 試験が NG  
他の試験は OK

図3 Flash メモリ U3 上の不具合を検出した JTAG ProVision の実行画面





た(写真6)。JTAG テストであらかじめ解析範囲が絞られていたので、効率よく断面解析を進めることができた。この画像写真により、Flash メモリU3のA列8番目のアドレスバスA22ピンでオープクラックが発生していることが観測できた。このため、400,000番地のリードで0番地からのデータを参照することになり、製品OSの起動不良となったことが実証できた。さらに、他の動作不良基板40枚に対して、JTAGテストを実施したところ故障箇所が特定できたことも付け加えておく。

## 6. JTAGテストを活用した高品質なプリント配線板製造への取り組み

プリント配線板の品質を高めるために、製造工程に革新的な技術を導入することも効果的だといえるが、もっとも重要なことは顧客に対して品質をいかに保証するかだ。今回のプリント配線板は、典型的な高密度実装で主要部品にBGAが搭載されており、ICTの効果都十分期待できない。このため、FCTで機能保証を与える検査設計をすることにした(表1)。

工程1は、試験項目が22項目からなり製品の基本動作を240秒の時間をかけて厳格に検査するFCTが実行される。さらに、工程2としてBGA接合部分のオープンエラーを検査するFCTも追加している。ここでは、SDRAM及びFlashメモリに対する重点検査(240秒)が行われる。したがって1台あたりの検査時間は、製品の取り置きなども含めると約10分近くになる。JTAGテストの導入により、工

程2の検査時間が約30秒となり、大幅な時間短縮が実現できることがわかった。

今回は、BGAの主要部品に対する接合部分を保証するという観点からJTAGテストを実施し、表1の通りFCTの試験項目(2重丸印記号)を効率化することができた。サクサテクノでは、SMTラインの稼働効率を上げることが重要課題となっている。検査タクトは1秒でも縮めたいところだ。JTAGテストによるこのような時間短縮は、工場全体の稼働率向上にも繋がり歓迎すべき結果となった。BGA部品の品質保証以外にも、FCTの検査タクト向上への効果的な取り組みとしても評価できる。

実際の工程では、FCTとJTAGテストは同じチェック検査装置上で動作させている(写真7)。まず、FCT検査を行い、次にBGA部分の接合保証としてJTAGテストが実行される。JTAGテストは、原則4本(もしくは5本)のJTAGテスト用配線のみで動作可能なため、ICTのように多くのピンを立てる必要はない。

サクサテクノでは、製品検査タクトの短縮にJTAGテストを今後活用して行きたい意向だ。SMTラインの稼働率向上が、工場の全体の生産性に影響を与えるからだ。工程1では、JTAGテストに置き換え可能な検査が14項目(丸印記号)もある。これらは主に外部出力信号に相当する。JTAG Technologies社からは、これら外部出力信号に対応するデジタルI/Oスキャンモジュール(DIOS)という製品がある(写真1)。これを活用することで、JTAGテスト範囲に含めることができる。これにより、JTAGテスト可




写真6 破壊解析によるBGAデバイスの断面画像

能な部分は、工程1のおよそ50%近くになり、製品検査タクトのさらなる短縮に貢献できる。

## 6.まとめ

高品質なプリント配線板の製造は、高機能化する電子機器においてもっとも重要なテーマである。しかし、本稿で問題提起したように現在は、第2次高密度実装のテストクライシスを迎えようとしている。高密度実装では、その主

工程1	試験項目	試験内容	JTAG対応
0.	ショートチェック	基板のショート確認	×
1.	電源電圧(1)	各電源の値が適正であることを確認	×
2.	CPLDダウンロード	CPLDへのプログラムダウンロードを実施	×
3.	テストプロ起動	テストプロ起動	×
4.	電源電圧(2)	基板内で生成する各種電源電圧の確認	×
5.	RTC割込み設定	RTC動作確認	×
6.	給電		
6-1.	クレードル給電	給電電圧の確認	×
6-2.	USB給電	給電電圧の確認	×
7.	バッテリー	バッテリー電圧の確認	×
8.	LED		
8-1.	アプリケーションLED(LED1)	LED動作の確認	◎
9.	メモリ		
9-1.	NorFLASH1(テストプロによるセルフチェック)	CPU-メモリ間の動作確認	◎
9-2.	NorFLASH2(テストプロによるセルフチェック)	CPU-メモリ間の動作確認	◎
9-3.	SDRAM1(テストプロによるセルフチェック)	CPU-メモリ間の動作確認	◎
9-4.	SDRAM2(テストプロによるセルフチェック)	CPU-メモリ間の動作確認	◎
10.	入力		
10-1.	入力系装置1	対象信号の配線確認	○
10-2.	入力系装置2	対象信号の配線確認	○
10-3.	入力系装置3	対象信号の配線確認	○
10-4.	入力系装置4	対象信号の配線確認	○
10-5.	入力系装置5	対象信号の配線確認	○
10-6.	入力系装置6	対象信号の配線確認	○
10-7.	入力系装置7	対象信号の配線確認	○
11.	出力		
11-1.	出力系装置1	対象信号の配線確認	○
11-2.	出力系装置2	対象信号の配線確認	○
11-3.	出力系装置3	対象信号の配線確認	○
11-4.	出力系装置4	対象信号の配線確認	○
11-5.	出力系装置5	対象信号の配線確認	○
12.	入出力		
12-1.	USB系装置1	USB動作の確認	×
12-2.	USB系装置2	USB動作の確認	×
12-3.	USB系装置3	USB動作の確認	×
13.	スピーカー/マイク		
13-1.	SP出力	SP動作の確認	×
13-2.	ボリューム	ボリューム動作の確認	×
13-3.	MIC1	MIC1動作の確認	×
13-4.	MIC2	MIC2動作の確認	×
14.	RTC割込み検出	RTC動作確認	×
15.	A/D変換	A/D変換動作確認	×
16.	コイン電池割込み検出	コイン電池電圧確認	×
17.	外部通信の確認		
17-1.	受信	外部通信の受信確認	×
17-2.	送信	外部通信の送信確認	×
18.	サイドトリガキー(SW1, SW2)	サイドトリガキー動作確認	○
19.	消費電流	消費電流確認	×
20.	リセット(SW3)	リセット動作確認	○
21.	バックアップ電流	バックアップ電流確認	×

工程2	試験項目	試験内容	JTAG対応
0.	テストプロ起動		
1.	NorFlash		
1-1.	EBOOTテスト	EBOOT領域の書き込み確認	◎
1-2.	NKテスト	NK領域の書き込み確認	◎
1-3.	WORK1テスト	WORK1領域の書き込み確認	◎
1-4.	WORK2テスト	WORK2領域の書き込み確認	◎
2.	SDRAMリファイテスト	SDRAM領域の書き込み確認	◎

ファンクションチェックで実施される試験項目は、工程1と工程2から構成される。工程1では、製品の基本動作を確認し、工程2でメモリのBGA部分に関する接合保証の確認を行っている。JTAGテストを適用することで、試験項目が表中の通り50%近くも効率化できる。さらに、検査タクトの大幅な向上も期待できる。図中における記号の意味は、JTAGテストで◎:置き換え可○:置き換え可(DIOS使用)×:置き換え不可を表している

表1 ハンディターミナル基板の試験項目リスト

要部品であるBGAデバイスの接合保証がプリント配線板の品質に大きな影響を与える。

これまで、実装検査というと自動外観検査、インサーキット検査及びファンクション検査が中心であった(図5)。しかし、図中のように、これらの検査は、BGAの品質保証を十分に担保できない。本稿の事例をみても明らかである。ここに、JTAGテストが注目される理由がある。

今後、プリント配線板は、ますます高密度化が進むことは間違いない。最近話題となっている部品内蔵技術やTSV(Through Silicon Via)技術が、身近な電子機器に普及するようになると従来型検査手法では、対応が困難な状況になる。今後、JTAGテストは高密度実装プリント配線板の品質を保証する事実上の標準検査技術になるであろう。

### <参考資料>

1) [http://www.andor.jp/jtag/technology\\_report.html](http://www.andor.jp/jtag/technology_report.html)





写真7 量産で使用したチェッカ検査装置



JTAGテストの検査範囲は、他の実装検査と多くの部分で重複があるため、これらの検査を最大限に効率化することができる

図5 代表的な実装検査とJTAGテストの比較